DIALOG(R)File 352:Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

008076583

Image available

WPI Acc No: 1989-341695/198947

Related WPI Acc No: 1994-250787; 1994-256791; 1994-295914; 1997-538775;

1997-538776; 1997-538777; 1998-116219; 1998-116220; 1998-116221; 1998-116222; 1998-116223; 1998-155368; 1998-164764; 1998-254300; 1999-513494; 1999-513495; 1999-513496; 1999-513497; 1999-513498;

1999-513499; 1999-513500; 1999-513501

Active matrix CCD panel for CRT - has drive circuits on common substrate, with each picture element including single thin film transistor

Patent Assignee: SEIKO EPSON CORP (SHIH); SEIKO EPSON CO LTD (SHIH)

Wook

Inventor: MISAWA T; OSHIMA H; HIROYUKI O; TOSHIYUKI M

Number of Countries: 008 Number of Patents: 045

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date V	/eek	
EP 342925	Α	19891123	EP 89304929	Α	19890516	198947	В
JP 1289917	Α	19891121	JP 88119919	Α	19880517	199001	
US 5250931	Α	19931005	US 89351758	Α	19890515	199341	
US 5274279	Α	19931228	US 89351758	Α	19890515	199401	
			US 92923752	Α	19920731		
US 5341012	Α	19940823	US 89351758	Α	19890515	199433	
•			US 92923751	Α	19920731		
EP 342925	B 1	19941228	EP 89304929	Α	19890516	199505	
DE 68920200	E	19950209	DE 620200	Α	19890516	199511	
			EP 89304929	Α	19890516		
KR 9409074	B1	19940929	KR 895609	Α	19890428		
KR 9410107	B1	19941021	KR 8911609	Α	19890428	199637	
KR 9504739	B1	19950506	KR 895609	Α	19890428	199702	
•			KR 9411607	Α	19940525		
US 5583347	Α	19961210	US 89351758	Α	19890515	199704	
			US 92924695	Α	19920731		
			US 93142892	Α	19931025		
			US 95402376	Α	19950313		
US 5591990	Α	19970107	US 89351758	Α	19890515	199708	
			US 92924695	Α	19920731		
			US 93142892	Α	19931025		
			US 95402376	Α	19950313		
			US 95461409	Α	19950605		
US 5341012	B 1	19970204	US 89351758	Α	19890515	199711	
			US 92923751	Α	19920731		
US 5616936	Α	19970401	US 89351758	Α	19890515	199719	
			US 92924695	Α	19920731		
			US 93142892	Α	19931025		
			US 95402054	Α	19950310		
US 5648685	Α	19970715	US 89351758	Α	19890515	199734	
			US 92924695	Α	19920731		
			US 93142892	Α	19931025		
			US 95402376	Α	19950313		
			US 95439411	Α	19950511		

				•				
	US 5656826	Α	19970812	US 89351758	Α	19890515	199738	
				US 92924695	Α	19920731		
				US 93142892	Α	19931025		
				US 95402376	Α	19950313		
				US 95412189	Α	19950328		
	US 5677212	Α	19971014	US 89351758	Α	19890515	199747	
				US 92924695	Α	19920731		
				US 93142892	Α	19931025		
				US 95402376	Α	19950313		
				US 95454733	Α	19950531		
	JP 9325368	Α	19971216	JP 88119919	Α	19880517	199809	
·				JP 9725682	Α	19880517		
	JP 9325369	Α	19971216	JP 88119919	Α	19880517	199809	
				JP 9725683	Α	19880517	•	
	JP 9325370	Α	19971216	JP 88119919	Α	19880517	199809	
				JP 9725686	Α	19880517		
	JP 9325371	Α	19971216	JP 88119919	Α	19880517	199809	
				JP 9725687	Α	19880517		-
	JP 9329810	Α	19971222	JP 88119919	Α	19880517	199810	
				JP 9725685	A	19880517		
	JP 9329811	Α	19971222	JP 9725687	A	19880517	199810	N
			10000000	JP 9754889	A	19880517		
	US 5714771	Α	19980203	US 89351758	Α	19890515	199812	
				US 92924695	A	19920731		
				US 93142892	A	19931025		•
				US 95402376	A	19950313		
	ID 10010504		10000116	US 96721222	A	19960926	100012	NI
	JP 10010584	Α	19980116	JP 9725686 JP 9754888	A	19880517 19880517	199813	N
	JP 10026776	Α	19980127	JP 9754889	A A	19880517	199814	NT
•	JP 10020770	А	19900127	JP 9770278	A	19880517	199014	14
	JP 10039337	Α	19980213	JP 88119919	A	19880517	199817	
	JF 10059557	Α	19900213	JP 9725681	A	19880517	199017	
	JP 10039338	Α	19980213	JP 88119919	A	19880517	199817	
	JI 10059556	$\boldsymbol{\Lambda}$	15500215	JP 9725684	A	19880517	177017	
	US 5754158	Α	19980519	US 89351758	A	19890515	199827	
	00 3754150	4.	17700317	US 92924695	A	19920731	1,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	
				US 93142892	A	19931025		
				US 95402376	A	19950313		
				US 95462275	Α	19950605		
				US 97877469	· A	19970617		
	US 5780872	Α	19980714	US 89351758	· A	19890515	199835	
				US 92924695	Α	19920731		
				US 93142892	Α	19931025		
				US 95402376	Α	19950313		
				US 95439411	Α	19950511		
				US 97792228	Α	19970131		
	US 5811837	Α	19980922	US 89351758	Α	19890515	199845	
				US 92924695	Α	19920731		
				US 93142892	Α	19931025		

)				
			US 95402376	Α	19950313		
			US 95437872	Α	19950509		
KR 9514502	B 1	19951202	KR 895609	Α	19890428	199903	
			KR 9411608	Α	19940525		
			KR 9521244	Α	19950714		
KR 9601506	B 1	19960131	KR 895609	Α	19890428	199908	
			KR 9411608	Α	19940525		
US 5904511	Α	19990518	US 89351758	Α	19890515	199927	
			US 92924695	Α	19920731	•	
			US 93142892	Α	19931025		
			US 95402376	Α	19950313		
			US 95454733	Α	19950531		
			US 97823130	Α	19970325	•	
SG 63566	A1	19990330	SG 962894	Α	19890516	199932	
JP 11237643	Α	19990831	JP 9754888	Α	19880517	199946 N	
			JP 98332647	Α	19880517		
JP 11237647	Α	19990831	JP 9754888	Α	19880517	199946 N	
			JP 98332648	Α	19880517		
JP 3067671	B2	20000717	JP 88119919	Α	19880517	200039	
		•	JP 9725687	Α	19880517		
JP 3070503	B2	20000731	JP 88119919	Α	19880517	200041	
			JP 9725683	Α	19880517		
JP 3108991	B2	20001113	JP 88119919	Α	19880517	200060	
•			JP 9725685	Α	19880517		
JP 3170217	B2	20010528	JP 88119919	Α	19880517	200132	
		*	JP 9725681	Α	19880517		
JP 3170218	B2	20010528	JP 88119919	Α	19880517	200132	
			JP 9725684	A	19880517	2004.40	
JP 3187736	B2	20010711	JP 88119919	A	19880517	200140	
		20010610	JP 9725686	A	19880517	2001.41	
SG 81185	· A1	20010619	SG 961705	A	19890516		
SG 81859	A1	20010724	SG 962098	A	19890516		
Priority Applications (No Type Date): JP 88119919 A 19880517; JP 9725682 A 19880517; JP 9725683 A 19880517; JP 9725686 A 19880517; JP 9725687 A							
•							
•			517; JP 975488				
-			517; JP 972568			25684 A	
•			0517; JP 98332			.1.	
Cited Patents: 3.	Jni.Ke	ei; A39036	; EP 239958; G	B 207083	7; No-SR.P	uo	
Patent Details:	J T	Da Main	IDC Ellina	Natas			
	l Lan	_	IPC Filing	Notes			
EP 342925	A I		ED CD NII				
Designated S							
US 5250931	A	36 G09G		au ammlia	ation UC 90	251750	
US 5274279	A				ation US 893		
US 5341012	Α	25 H01L			ation US 893		
ED 242025	D1 F	22 CO2E		ex patent	US 525093	<u>.</u>	
EP 342925		(Pagional):					
Designated States (Regional): DE FR GB NL DE 68920200 E G02F-001/133 Based on patent EP 342925							
DE 68920200	E B1		F-001/133 Base	ca on pat	OH LI 3449	<i></i>	
KR 9409074	ומ	GUZI	UU1/1JJ			·	

-	KR 9410107	B1	G02F-001/133		
	KR 9504739	B1	G02F-001/136	• •	
	US 5583347	Α	27 H01L-029/786	Div ex application US 89351758	
				Cont of application US 92924695	
				Cont of application US 93142892	
	*** *****			Div ex patent US 5250931	
	US 5591990	Α	28 H01L-027/13	Div ex application US 89351758	
				Cont of application US 92924695	
				Cont of application US 93142892	
				Cont of application US 95402376	
	110 5241012	D1	2 11011 027/01	Div ex patent US 5250931	
	US 5341012	B 1	2 H01L-027/01	Div ex application US 89351758	
	US 5616936	Α	27 H01L-027/13	Div ex application US 90351759	
	03 3010930	А	2/110112-02//13	Div ex application US 89351758 Cont of application US 92924695	
				Cont of application US 93142892	
				Div ex patent US 5250931	
	US 5648685	Α	26 H01L-029/41	Div ex application US 89351758	
	00 30 10003		20 HOLE 025/ 11	Cont of application US 92924695	
				Cont of application US 93142892	
	•			Cont of application US 95402376	
•				Div ex patent US 5250931	
	US 5656826	Α	27 H01L-029/786	Div ex application US 89351758	
				Cont of application US 92924695	
•				Cont of application US 93142892	
				Cont of application US 95402376	
			•	Div ex patent US 5250931	
				Cont of patent US 5583347	
	US 5677212	Α	26 H01L-021/336	Div ex application US 89351758	
				Cont of application US 92924695	
				Cont of application US 93142892	
			•	Cont of application US 95402376	
				Div ex patent US 5250931	
	*** *******		40.0000.004.404	Cont of patent US 5583347	*
	JP 9325368	A	18 G02F-001/136	Div ex application JP 88119919	
	JP 9325369	A	20 G02F-001/136	Div ex application JP 88119919	
	JP 9325370	A	19 G02F-001/136	Div ex application JP 88119919 Div ex application JP 88119919	
	JP 9325371 JP 9329810	A A	18 G02F-001/136 19 G02F-001/136	Div ex application JP 88119919 Div ex application JP 88119919	
	JP 9329810	A	18 G02F-001/136	Div ex application JP 9725687	
	US 5714771	A	28 H01L-029/786	Div ex application US 89351758	
	00 3/14//1	7.	20 1101 2 025/700	Cont of application US 92924695	
				Cont of application US 93142892	
				Cont of application US 95402376	
				Div ex patent US 5250931	
				Cont of patent US 5583347	
	JP 10010584	Α	19 G02F-001/136	Div ex application JP 9725686	
	JP 10026776	Α	18 G02F-001/136	Div ex application JP 9754889	
	JP 10039337	Α	20 G02F-001/136	Div ex application JP 88119919	
	JP 10039338	Α	19 G02F-001/136	Div ex application JP 88119919	

			!	· · · · · · · · · · · · · · · · · · ·	
	US 5754158	Α	G09G-003/36	Div ex application US 89351758	
				Cont of application US 92924695	
*				Cont of application US 93142892	
				Cont of application US 95402376	
				Cont of application US 95462275	
				Div ex.patent US 5250931	
				Cont of patent US 5583347	
	US 5780872	Α	H01L-029/786	Div ex application US 89351758	
	03 3700072	А	1101L-029/700	Cont of application US 92924695	
				Cont of application US 93142892	
				Cont of application US 95402376	
				Cont of application US 95439411	
				Div ex patent US 5250931	
				Cont of patent US 5583347	
			77047 000 mo	Cont of patent US 5648685	
	US 5811837	Α	H01L-029/786	Div ex application US 89351758	
	•	•		Cont of application US 92924695	
				Cont of application US 93142892	
				Cont of application US 95402376	
				Div ex patent US 5250931	
				Cont of patent US 5583347	
	KR 9514502	B1	G02F-001/133	Div ex application KR 895609	
	•			Div ex application KR 9411608	•
	KR 9601506	B 1	G02F-001/136	Div ex application KR 895609	
	US 5904511	Α	H01L-021/336	Div ex application US 89351758	
				Cont of application US 92924695	
				Cont of application US 93142892	
	,		•	Cont of application US 95402376	
				Div ex application US 95454733	
				Div ex patent US 5250931	
		•		Cont of patent US 5583347	
				Div ex patent US 5677212	
	SG 63566	A 1	H01L-027/12		
	JP 11237643	Α	18 G02F-001/1345 I	Div ex application JP 9754888	
	JP 11237647	Α	18 G02F-001/136	Div ex application JP 9754888	
	JP 3067671	B2	17 G02F-001/1368 I	Div ex application JP 88119919	
				Previous Publ. patent JP 9325371	
	JP 3070503	B2	18 G02F-001/1368 I	Div ex application JP 88119919	
				Previous Publ. patent JP 9325369	
	JP 3108991	B2	17 G02F-001/1368 I	Div ex application JP 88119919	
			•	Previous Publ. patent JP 9329810	
	JP 3170217	B2	18 G02F-001/1368 I	Div ex application JP 88119919	
				Previous Publ. patent JP 10039337	
	JP 3170218	B2	18 G02F-001/1368 I	Div ex application JP 88119919	
				Previous Publ. patent JP 10039338	
	JP 3187736	B2	18 G02F-001/1368 I	Div ex application JP 88119919	
				Previous Publ. patent JP 9325370	
	SG 81185	A 1	G02F-001/136	-	
	SG 81859	A 1	G02F-001/136		

Abstract (Basic): EP 342925 A

A liquid crystal display having an active matrix panel consisting of a picture element matrix (22) mounted on a transparent substrate also includes multiple gate lines (24), multiple source lines (26) and multiple picture elements (33) including a thin film transistor. A gate line drive circuit (21) and a source line drive circuit (12) each comprise multiple thin film transistors all mounted on the transparent substrate.

The thin film transistors of the picture element matrix have a similar cross sectional structure to certain of the thin film transistors of the one of the gate line drive circuit and the source line drive circuit.

ADVANTAGE - Small and lightweight electronic viewfinder has extremely high resolution with a colour filter and low power consumption. Increased CRT flexibility.

Dwg.1/19

Title Terms: ACTIVE; MATRIX; CCD; PANEL; CRT; DRIVE; CIRCUIT; COMMON; SUBSTRATE; PICTURE; ELEMENT; SINGLE; THIN; FILM; TRANSISTOR

Derwent Class: L03; P81; P85; U12; U14

International Patent Class (Main): G02F-001/133; G02F-001/1345; G02F-001/136; G02F-001/1368; G09G-003/20; G09G-003/36; H01L-021/336; H01L-027/01; H01L-027/12; H01L-027/13; H01L-029/41; H01L-029/786; H03K-019/094

International Patent Class (Additional): G02F-001/13; G02F-001/137; G09F-009/00; G09F-009/30; G09F-009/33; G09G-005/00; H01L-021/84; H01L-023/528; H01L-023/535; H01L-027/02; H01L-029/78; H01L-031/0392; H03K-017/84

File Segment: CPI; EPI; EngPI

DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

02992317 **Image available**

ACTIVE MATRIX PANEL

PUB. NO.:

01-289917 [JP 1289917 A]

PUBLISHED:

November 21, 1989 (19891121)

INVENTOR(s): MISAWA TOSHIYUKI

OSHIMA HIROYUKI

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.:

63-119919 [JP 88119919]

FILED:

May 17, 1988 (19880517)

INTL CLASS:

[4] G02F-001/133; G09F-009/30; H01L-027/12; H01L-029/78

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment); 42.2

(ELECTRONICS -- Solid State Components); 44.9 (COMMUNICATION

-- Other)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS); R097 (ELECTRONIC MATERIALS --Metal Oxide Semiconductors, MOS); R100 (ELECTRONIC MATERIALS -- Ion Implantation) JOURNAL: Section: P, Section No. 1004, Vol. 14, No. 72, Pg. 16, February 09, 1990 (19900209)

ABSTRACT

PURPOSE: To obtain a high-accuracy compact and reliable active matrix panel by providing thin film transistors (TR) which constitute a picture element matrix with the same section structure with a P or N type thin film TR. CONSTITUTION: The picture element matrix 22 includes source lines 26-28 connected to a source line driver circuit 12, gate lines 24 and 25 connected to a gate line driver circuit 21, and picture elements 32 and 33 formed at intersections of the source lines and gate lines. A picture element includes a thin film TR TFT29 and a liquid crystal cell 30, which consists of a picture element electrode and a counter electrode 31. The thin films TR 29 which constitute the picture element matrix 22 have the same section structure with one of P type thin film TRs and N type thin film TRs which constitute a gate line driver circuit and a source line driver circuit. Consequently, the high- accuracy compact and reliable active matrix panel is obtained.

訂正有り

⑩日本国特許庁(JP)

⑩特許出願公開

◎ 公開特許公報(A) 平1-289917

⑤Int.Cl.⁴	識別記号	庁内整理番号	❸公開	平成1年(198	9)11月21日
G 02 F 1/133 G 09 F 9/30	3 2 7 3 3 8	7370—2H 7335—5C			
H 01 L 27/12		A-7514-5F			
29/78	3 1 1	A-8624-5F審査請求	未請求	請求項の数 5	(全 21 頁)

❷発明の名称 アクテイプマトリクスパネル

②特 願 昭63-119919

❷出 願 昭63(1988)5月17日

個発 明 者 三 澤 利 之 長野県諏訪市大和3丁目3番5号 セイコーエプソン株式

会社内

砲発 明 者 大 島 弘 之 長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

⑦出 顋 人 セイコーエプソン株式 東京都新宿区西新宿 2丁目 4番 1号

会社

四代 理 人 弁理士 上柳 雅誉 外1名

明 和 書

1. 発明の名称

アクティブマトリクスパネル

2. 特許請求の範囲

(1) 複数のゲート線、複数のソース線及び薄膜トランジスタを備えた画素マトリクスが形成された第一の透明基板と該第一の透明基板に対向配置された第二の透明基板と該第一及び第二の透明基板間に介設された液晶より成るアクティブマトリクスパネルにおいて、

該第一の透明基板上に、シリコン薄膜による相補形薄膜トランジスタより成るゲート線ドライバー回路及びシリコン薄膜による相補形薄膜トランジスタより成るソース線ドライバー回路の少なくとも一方を具備し、前記画業マトリクスを構成する脚トランジスタは、前記ゲート線ドライバー回路を構成するP形薄膜トランジスタ及びN形薄膜トランジスタのう

ちの一方と同一の断面構造を有することを特徴と するアクティブマトリクスパネル.

- (2) 前記ゲート線ドライバー回路及び前記ソース線ドライバー回路は相補形薄膜トランジスタによるスタティックシフトレジスタを含むことを特徴とする請求項1記載のアクティブマトリクスパネル.
- (3) 前記ゲート線ドライバー回路及びソース線ドライバー回路はP形及びN形の薄膜トランジスタはソース 領域及びドレイン領域にアクセプタ不純物を含み、前記N形薄膜トランジスタはソース領域及びドレイン領域にアクセプタ不純物と該アクセプタ 不純物よりも高濃度のドナー不純物を含むことを特徴とする請求項1又は請求項2記載のアクティブマトリクスパネル。
- (4) 前記ゲート線ドライバー回路及びソース線 ドライバー回路はP形及びN形の薄膜トランジス タより成り、前記N形薄膜トランジスタはソース 領域及びドレイン領域にドナー不純物を含み、前

記P形薄膜トランジスタはソース領域及びドレイン領域にドナー不純物と数ドナー不純物よりも高濃度のアクセプタ不純物を含むことを特徴とする 請求項1又は請求項2記載のアクティブマトリクスパネル。

(5)前記ゲート線ドライバー回路及びソース線ドライバー回路を構成するP形及びN形の薄膜トランジスタのゲート長は前記画業マトリクスを構成する薄膜トランジスタのゲート長よりも短かく形成されたことを特徴とする請求項1又は請求項2記載のアクティブマトリクスパネル。

3. 発明の詳細な説明

【産業上の利用分野】

本発明は、薄膜トランジスタを用いて形成され たアクティブマトリクスパネルに関する。

〔従来の技術〕

従来のアクティブマトリクス液晶パネルは、文献「エスアイディー83ダイジェスト156頁~ 157頁、B/WアンドカラーLCビデオディス

3

の様な課題があった。

(1) 高精細化が妨げられていた

従来は、第19図に示す様にフレキシブル基板 3と、アクティブマトリクスパネル1のソース線 又はゲート線とがパッド5において接続されてお り、実装技術上接続可能なパッド間隔によって面 素ピッチが制限されていた。このため、従来、1 00μm以下の画素ピッチを有するアクティブマ トリクスパネルを量産することは大変困難であり 高精細化が妨げられていた。

(2)表示装置の小形化が妨げられていた

第19図に示される様な従来のアクティブマトリクスパネルは、ドライバー集積回路が外付けされていたため実装蓄板6の外形寸法が面積にして画素マトリクス部2の4~5倍程度又はそれ以上必要であった。このため、従来のアクティブマトリクスパネルを使用した表示装置の大きさは表示に寄与する画素マトリクス部の面積の額に大形にならざるを得ず、このことは、例えばビデオカメラのビューファインダーの様々超小形モニターへ

プレイズアドレストパイポリシリコンティーエフ ティーズ」(モロズミ他)に示される様に薄値ト ランジスタを用いた画素マトリクスが透明基板上 に形成されたものであり、ゲート線ドライバー回 路及びソース線ドライバー回路は単結晶シリコン によるMOS集積回路で形成され第19図に示す 様に前記アクティブマトリクスパネルに外付けさ れていた。第19図において、1はアクティブマ トリクスパネルであり、該アクティブマトリクス パネル1は国素マトリクス2を備えている。 3 は フレキシブル基板であり、単結晶シリコンによる ドライバー集積回路4が搭載されている。アクテ ィブマトリクスパネル1とフレキシブル基板3と はパッド5において接続されている。実装基板6 は、ドライバー集積回路4と外部回路とを電気的 に接続するのみならずフレキシブル基板3及びア クティブマトリクスパネル1を機械的に保持して

[発明が解決しようとする課題]

従来のアクティブマトリクスパネルに依ると次

4

の応用を制限する要因を成していた。

(3) 製造コストが高かった

表示装置を製造する際、アクティブマトリクスパネル1とフレキシブル基板3とを接続する工程、ドライバー集積回路4とフレキシブル基板3とを接続する工程及び、フレキシブル基板3と実装基板6とを実装する工程を必要とし製造コストが高くならざるを得なかった。

(4)信頼性が低かった

アクティブマトリクスパネル1とフレキシブル 基板 3 との接続、ドライバー集積回路 4 とフレキシブル 基板 3 との接続等接続箇所が多くしかもそれらに応力が加わりやすいため、前記接続箇所における接続強度が十分でなく、表示装置全体の信頼性が低かった。又は、十分な信頼性を確保するために多大な費用を要した。

本発明は、以上のごとき課題を解決し、高精細 かつコンパクトで信頼性に優れたアクティブマト リクスパネルを安価に提供することを目的とす る。また、本発明のアクティブマトリクスパネル はビデオカメラの電子ビューファインダーや携帯 形VTRのモニター等に応用されることを意図し ている。更に、投写形表示装置のライトバルブと しての使用も意図している。

【課題を解決するための手段】

上述の課題を解決するため、本発明は次に示す 手段を施す。

複数のゲート線、複数のソース線及び薄膜トランジスタを備えた画素マトリクスが形成された第一の透明基板と該第一の透明基板に対向配置された第二の透明基板と該第一及び第二の透明基板間に介設された液晶より成るアクティブマトリクスパネルにおいて、

該第一の透明基板上に、シリコン薄膜による相補形薄膜トランジスクより成るゲート線ドライバー回路及びシリコン薄膜による相補形薄膜トランジスタより成るソース線ドライバー回路の少なくとも一方を具備し、前記画素マトリクスを構成する薄膜トランジスタは、前記ゲート線ドライバー回路の至ソース線ドライバー回路を構成するP形

7

域にドナー不純物と該ドナー不純物よりも高濃度 のアクセプタ不純物を含むことを特徴とするアク ティブマトリクスパネルを提供する。

前記ゲート線ドライバー回路及びソース線ドライバー回路を構成するP形及びN形の薄膜トランジスタのゲート長は前記團業マトリクスを構成する薄額トランジスタのゲート長よりも短かく形成されたことを特徴とするアクティブマトリクスパネルを提供する。

【実施例】

以下、図面に基づいて本発明の実施例を詳細に説明する。

第1図に本発明の実施例を示す。同図はシリコン 薄膜による相補形金属酸化膜半導体構造 (Complementary Metal Oxide Semiconductor: 以下、CMOS構造と略記する。)のソース離ドライバー回路12及びゲート線ドライバー回路2 1と画素マトリクス22とが同一の透明基板上に 形成されたアクティブマトリクスパネル11の構造を示したブロック図である。ソース線ドライバ 薄膜トランジスタ及びN形薄膜トランジスタの一方と同一の断面構造を有することを特徴とするアクティブマトリクスパネルを提供する。

前記ゲート線ドライバー回路及び前記ソース線ドライバー回路は相補形MOS構造のスタティックシフトレジスタを含むことを特徴とするアクティブマトリクスパネルを提供する。

前記ゲート線ドライバー回路及びソース線ドライバー回路はP形及びN形の薄膜トランジスタより成り、前記P形薄膜トランジスタはソース領域及びドレイン領域にアクセプタ不純物を含みにいるので、イン領域にアクセプタ不純物と設アクセプタ不純物と含むことを特徴とよりも高濃度のドナー不純物を含むことを特徴とするアクティブマトリクスパネルを提供する。

前記ゲート線ドライバー回路及びソース線ドライバー回路はP形及びN形の薄膜トランジスタより成り、前記N形薄膜トランジスタはソース領域 及びドレイン領域にドナー不統物を含み、前記P 形薄膜トランジスタはソース領域及びドレイン領

8

一回路12はシフトレジスタ13、薄膜トランジ スタ (Thin Film Transistor: 以下、TFTと略 記する。)より成るサンプルホールド回路17、 18、19、及びビデオ信号バス14、15、1 6を含み、ゲート線ドライバー回路21はシフト レジスタ20及び必要に応じてパッファー23を 含む。また、画素マトリクス22は、前記ソース 繰ドライバー回路12に接続される複数のソース 緑26、27、28、ゲート線ドライバー回路2 1 に接続される複数のゲート線24、25及びソ ース組とゲート絵の交点に形成された複数の画像 32、33を含む. 該國業はTFT29及び被品 セル31を含み、該液晶セル31は岡密電福と対 向電極31と液晶より成る。尚、前記シフトレジ スタ13及び20はソース線及びゲート線を順次 選択する機能を有する他の回路、例えばカウンタ - 及びデコーダで代用しても差し支えない。ソー ス線ドライバー回路の入力端子34、35、36 には、それぞれ、クロック個号CLX、スタート 個号DX、ビデオ信号Vi、Vi、Viが入力さ

特闘平 1-289917(4)

れ、ゲート線ドライバー国路の入力増子37、3 8には、それぞれクロック信号CLY、スタート 信号DYが入力される。

第1図のシフトレジスタ13及びシフトレジス タ20はP形TFT及びN形TFTより成る相補 形TFTによるスタテック形又はダイナミック形 回路、もしくは片極性TFTによるダイナミック 形又はスタティック形回路にて構成され得る。こ れらのうち、TPTのデバイス性能を考慮する と、相補形TFTによるスタティック形回路が最 適である。この理由は以下の様に説明される。一 般に、アクティブマトリクスパネルに使用される TFTは絶縁基板上に多結晶又は非晶質のシリコ ン薄膜で形成されるため、単結晶シリコンによる 金属酸化膜半導体電界効果トランジスタ(以下、 MOSFETと略記する。)に比較して、そのオ ン電流は小さくそのオフ電流は大きい。この理由 は、シリコン薄膜中に存在するトラップ密度が単 結晶シリコン中のそれに比べてはるかに高いため キャリア移動度が小さくなること及び逆バイアス

1 1

0とN形TFT_51、52とから成り、N形TF T52のゲートにクロツク信号CLが、P形TF T49のゲートに反転クロック個号でしが入力さ れる。同様に、クロックドインバータ44及び4 **5は、P形TFT53、54とN形TFT55、** 5 6 とから成り、N形TFT56のゲートに反転 クロック信号CLが、P形TFT53のゲートに クロック信号CLが入力される。第2図(a)に おいて、クロックドインパータ43、46の代わ りに第2図(e)に示すインパータ57とN形T FT58及びP形TFT59より成るアナログス イッチとで構成された回路を使用し、クロックド インパータ44、45の代わりに第2図(t)に 示すインパータ60とN形TFT61及びP形T FT62より成るアナログスイッチとで構成され た回路を使用しても差し支えない。

上述したごとく、アクティブマトリクスパネルにおいてドライバー回路をCMOS構造のTFTで構成することは大変有益である。しかし、従来技術を単にTFTに適用することによって得られ

されたPN接合においてキャリアの再結合が頻繁に起こることによる。この様なTFTのデバイス上の特徴に鑑み、以下の理由によって本発明は相補形TFTによるスタティックシフトレジスタを採用する。

(1) TFTはオフ電流が大きいため、TFTによって構成されたダイナミック回路は動作電圧範囲、動作周波数範囲並びに動作温度範囲が狭い。

(2) アクティブマトリクス型液晶パネルの低消費電力性を生かすためドライバー回路は低消費電力の C M O S 構造で形成される必要がある。

(3) 片極性 M O S ダイナミックシフトレジスタ に比べて、要求されるオン電流値が小さくて済 む。

第2図(a)に、第1図のシフトレジスタ13 及び20の回路構造例を示す。第2図(a)において、インバータ41及び42は第2図(b)に示す様にP形TFT47とN形TFT48とから成る。また、クロックドインバータ43及び46は、第2図(c)に示す様にP形TFT49、5

1 2

る相補形TFT集積回路は以下の様な欠点を有している。

- (1) P形TFTとN形TFTの双方を同一基板上に集積化する製造方法が複雑となり製造コストが高くなる。
- (2) 相補形TFT集積回路を構成するための重要な要素である特性の揃ったP形TFTとN形TFTを形成することが困難である。
- (3) P形TFT及びN形TFTがドライバー国 路を実現するに足る駆動能力を備えていない。

本発明は、製造方法、デバイス構造、デバイス 寸法、材料等に工夫を加えることによって上記の 問題点を克服している。以下、順を追ってそれら を説明する。

第3図(a)に第1図のソース線ドライバー回路12及びゲート線ドライバー回路21を構成する相補形TFTの断面構造の一例を、第3図(b)に第1図の画素マトリクス22を構成するTFT及び画業の断面構造の一例を示す。第3図(a)において、71はガラス、石英基板等の絶

線基板であり、その上にP形TFT99及びN形 TFT100が形成されている。73、76はチ ャネル領域となるシリコン薄膜、72、74、7 5、77はソース領域又はドレイン領域となるシ リコン薄膜であり、72、74はP形に不純物ド ープされており、75、77はN形に不純物ドー プされている。78、79はSi0」、シリコン ナイトライド等によるゲート絶縁膜、80、81 は多結晶シリコン、金属、金属シリサイド等によ るゲート電極、82はSiO。等による層間絶縁 膜、83は金属等による配線層、84はSiOz 等による絶縁膜、85はパシベーション膜であ る。一方、画素マトリクスの断面構造を示した第 3 図 (b) において、86は同図 (a) の71と 同一の絶縁基板であり、その上に画素TFT10 ・1 と 1 T0(インジウム・ティン・オキサイド) 等の透明導電護から成る画素電摄94とが形成さ れている。87、88、89は第3図(a)の7 2、 7 3、 7 4、 7 5、 7 6、 7 7 と同一のシリ コン薄膜層で形成されており、88はチャネル健

1 5

り成る配線層93にて形成され、画素電極94の みがIT0等の透明導電膜層で形成される。前記 記線層(93)をアルミニウム又はアルミシリサ イドで、前記透明導電膜層(94)をITOで形 成する場合、それら二つの層の間に層間絶縁膜を 設けない構造とすれば同一の工程にて閉口された スルーホール(102、103)をそれぞれ異な るこつの層(93、94)とシリコン薄膜層(8 7、89)との接続用に使用することが可能とな り製造工程が簡略化される。ここで、アルミニク ムとITOは異なるエッチング液にて加工され、 しかもITOはアルミニウムのエッチング液にて 浸されないという性質を利用しITOをアルミニ アムよりも前の工程にて成膜しバターン形成す る。第3図(b)において、絶縁膜95は液晶9 6に資油電圧が印加されるのを防ぐためのキャバ シタでありその容量値は顕素容量の値に比して十 分に小さくなくてはならず、従ってその順厚は一 定値(例えば、3000A程度)以下でなくては ならない。一方、耐湿性を確保するため、第3図

域、87及び89はソース領域又はドレイン領域 を成す。 領域 8 7 及び 8 9 は P 形又は N 形に 不純 物ドープされており、それらの領域に含まれる不 純物の構成は領域72及び74又は領域75及び 77に含まれる不純物の構成と同一である。 90 は78、79と同一の層より成るゲート絶鋒鎖、 91は80、81と同一の層より成るゲート電 極、92は82と同一の層より成る層間絶縁護、 93は83と同一の層より成る配線層、95は8 4 と胃一の層より成る絶縁膜、96 は液晶、97 は透明導電膜層を含む対向電極、98は透明基板 である。ここで、ドライバー回路を構成するTF T99、100と画素TFT101とは、ソー ス・ドレイン領域、チャネル領域、ゲート絶縁 膜、ゲート電復、層間絶縁膜はそれぞれ同一の薄 膜層で形成されている。また、ソース線ドライバ - 回路並びにゲート線ドライバー回路におけるT FT間の接続は例えばアルミニウム等の金属によ るシート抵抗の低い配線層83を介して成され、 顕素マトリクス内のソース納は83と同一の魔よ

16

(a) に示す様にドライバー回路部を一定値 (例 えば1 μ m 程度)以上の腹厚を有するパシペーシ ョン瞋85にて彼う必要がある。パシベーション 膜85は、アクティブマトリクス基板全面に成腹 した後ドライバー部を残して除去するという方法 で形成するのが最も有効であり、このため、前記 パシペーション護85は、絶縁護84、95を浸 さないエッチング液にて加工される材料、例えば ポリイミド等、で構成される。

上記本発明の製造方法並びにそれにより得られ る相補形TFTの構造上の特徴について以下に設 明する、従来の単結晶シリコンによるCMOS隻 糖向路の製造方法に依ると片無性例えばN形MO SFETによる集積回路の製造工程に比して最低 4回のホト工程(低濃度 P ウエル形成工程、 P 形 ストッパー層形成工程、P形MOSFETのソー ス・ドレイン形成工程、N形MOSFETのソー ス・ドレイン形成工程)が余分に必要となる。こ れに対し、本発明によると片種性TFT集積回路 の制造工程に比して最低1回のホト工程を迫加す ることによって相補形TFT集積回路が実現される。

第4図(a)~(d)に、本発明のアクティブ マトリクスパネルの製造工程の主要部の一個を示 す。まず第4図(a)の様に、透明な絶縁基板 1 10上にシリコン薄膜を堆積させた後、所譲のパ ターンを形成して、 P形TFTのチャネル領域 1 11及びN形TFTのチャネル領域112、11 3を形成する。その後、熱酸化法や気相成長法を 用いてゲート絶録膜114、115、116を形 成し、更にゲート電極117、118、119を 形成する。次に、第4図(b)の様に、イオン打 ち込み法を用いてポロンなどのアクセプタ不純物 120を全面に打ち込む。打ち込まれたアクセブ タ不純物は後の熱処理で活性化してアクセプタと なりP形半導体を形成する。これにより、P形T FTのソース・ドレイン領域121、122が形 成される。この際、N形TFTのソース・ドレイ ン領域となるべき領域123、124、125、 126にもアクセプタが活加される。次に、第4

1 9

ももちろん可能である。この様にして得られた下 FTにおいて、P形TFTはソース・ドレイン領域にアクセプタ不純物を含み、N形TFTはソース・ドレイン領域にアクセプタ不純物と数アクセプタ不純物と数アクセプタ不純物よりも高濃度のドナー不純物を含む。

上記製造工程において、第4図(b)のアクセプタ不純物120をドナー不純物120に、同図(c)のドナー不純物127をアクセプタ不純物127に置き換えることによって、同図(d)にN形TFT132及びP形TFT133、134が得られる。この様にして得られたN形TFTはソース・ドレイン領域にドナー不純物を含み、P形TFTはソース・ドレイン領域にドナー不純物を含み、P形下Tはソース・ドレイン領域にドナー不純物を含む。

上述の製造方法によれば、片極性TFT集積回路の製造工程に対し、第4回(c)のマスクパターン128の形成に要する1回のホト工程を追加するだけで相補形TFT集積回路が形成される。

図(c)の様に、P形TFTを、例えばホトレジ スト128等のマスク材で被覆して、リン又はヒ **景等のドナー不純物127を前記アクセプタ不純** 物120より高濃度に打ち込む。打ち込まれたド ナー不純物は後の熱処理で活性化してドナーとな る。仮に、前記イオン打ち込みされたアクセプタ 不純物の濃度が1×10 "cm"、ドナー不純物 の濃度が3×10 '*c m -*であれば、領域12 3 . 1 2 4 . 1 2 5 . 1 2 6 H 2 × 1 0 '*cm-* に対応するドナーのみが含まれるのとほぼ等価と なる。以上でN形TFTのソース・ドレイン領域 123、124、125、126が形成される。 次に、第4図(d)の様に、前記マスク材128 を除去した後、層間絶縁膜129を堆積させ、ス ルーホールを開口し、透明導電膜による函素電極 131を形成し、金属等による配線130を形成 する。以上でドライバー回路部のP形TFT13 2、N形TFT133、 画素マトリクス部の画素 TFTを成すN形TFT134が完成する。 尚. 画素マトリクス部のTFTをP形に形成すること

2 0

これによってドライバー回路を内蔵したアクティブマトリクスパネルが実現可能となる。経済的見はもあることが、アクセブタ不純物をイオン打ち込みするそば、田野道とれて、上述の方法によっても登れたであるが、アクセンを採用して、担当されて、上述の方法によって、担当によるでは、日本ので

次に、相補形集積回路を構成するために必要な特性の揃ったP形TFT及びN形TFTを実現する手段について述べる。従来、IIーVI該化合物半導体を用いたTFTが古くから知られている。しかし、次の二つの理由、

(1) 化合物半導体では、P形、N形双方の導電 形を制御し実現することが事実上不可能である。

第1表

 キャリア移動度 (cm*/V・sec)

 N 形 P 形

 非品質シリコン 0.1~1 10-4~10-2

 多結晶シリコン 5~50 5~50

2 3

(2) 化合物半導体と絶縁膜との界面の制御が極

めて困難であり、MOS構造が実現されていな

によって、化合物半導体を用いて相撲形丁FTを

実現することは出来ない。従って、本発明ではシ

リコン
薄膜にてソース・ドレイン領域及びチャネ

ル領域を形成する。シリコン薄膜のうち、非晶質 シリコン薄膜及び多結晶シリコン薄膜について、

伝導形別にそのキャリア移動度を第1表に示す。

間表より、TFTを構成する際、P形、N形双方

で特性を揃えやすいこと及びTFTの電流供給能

力を大きく出来ることから、相補形TFT集積回

路を実現するためには多結晶シリコン薄膜が最適

であると言える。

イン間電流 I。。の相対値である。同図からわかる様にTFTはオン・オフ比が低いため、第1図における画素マトリクス用TFT29とドライバー回路12及び21を構成するTFTのそれぞれを最適な素子寸法に形成しなくてはならない。例えば、NTSC信号を表示することを意図した場合、図素マトリクス用TPTは、使用温度範囲内において次式を満足しなくてはならない。

0.1.C,
$$R_{orr} \gtrsim \frac{1}{6.0} (sec) \cdots (1)$$

5・C:Rowi ≤10(μsec)・(2)
ここで、C:は一国素の全国素容量、Rowi、
Rowid それぞれTFTのオン抵抗、オフ抵抗で
ある。式(1)は任意の国素における保持条件で
あり、これが満足されれば書き込まれた電荷の9
0%以上が1フィールドに亘って保持される。ま
た、式(2)は任意の国素における容き込み条件
であり、これが満足されれば所望の表示信号の9
9%以上が国素に書き込まれる。一方、ドライバ
一回路を構成するTFTは、使用温度範囲内にお

2 4

いて次式を満足しなくてはならない。

 $k \cdot (C \cdot R_{OHE} + C \cdot R_{OHE}) \leq \frac{1}{2^{\frac{1}{2}}} \cdot (3)$ ここで、Cェ、Cェはそれぞれ図2 (a) におけ る節点142、143に付加する容量、Roux 、 Ross はクロックドインパータ43、インパータ 41の出力抵抗、 f はシフトレジスタのクロック 周波数、kは定数である。(kの値は、経験的に 言って、1、0~2、0程度である。) 出願人の 実測及びシミュリーションによると、例えばクロ ック周波数!=2MHz程度のシフトレジスタを 実現するためには、ドライバー回路を形成するT FTのRong 及びRong は圖素TFTのRong,の - 以下でなくてはならない。この様な低出力 抵抗を実現するため、本発明は、耐圧が許す限度 内においてドライバー回路を構成するTPTのゲ ート長を模力想かく形成する。また、第1図にお けるサンプルホールド回路17、18、19を形 成するTFTは、シフトレジスタ13を形成する

TFTよりも低耐圧でよいため該シフトレジスタ 13を形成するTFTよりもゲート長を更に短か く形成する。第6図にゲート長しの定義を、第2 表に本発明に採用する各部のTFTのゲート長の 一側を示す。第6図において、142はゲート電 値、143はチャネル領域を形成するシリコン薄 腹であり、144がゲート長を145がゲート幅 を示す。

第2表

	ゲート長 し(μm)		
	·P形TFT	N形TFT	
画素マトリクス用 TFT		20.0	
シフトレジスタ用 TFT	4.0	5.5	
サンプルホールド 回路用TFT		4 5	

P形TFT及びN形TFTの電流供給能力を高めるため、チャネル領域を形成するシリコン溶験

2 7

Xxxxxxx のいずれの値よりも小さく構成する。第 7回に、空芝層が形成されたTFTの断面構造を 示す。同図において、146は絶縁基板、147 はチャネル領域を成すシリコン薄膜、148、1 49はソース・ドレイン領域を成すシリコン薄膜、150はゲート絶縁膜、151はゲート電極 であり、 Xxxxx 、 Xは、それぞれ、シリコン薄膜 の膜厚、シリコン薄膜表面に形成された空芝層の 幅を示している。

以上に述べたそれぞれの手段、即ち、

- (1) ドライバー回路の回路形式を相補形TFT によるスタティック形のものとすること。
- (2)相補形TFT集積回路の製造方法及び構造 に工夫を加えること。
- (3)P形及びN形TFTの特性を揃えること。
- (4) TFTの負荷駆動能力を高めること。

によって、アクティブマトリクスパネルにドライ バー四路を内蔵するための基本となる技術が確立 される。

次に、上述の基本技術の上に立って、本発明を

 $X_{N-M+A} = (2 \epsilon \cdot 2 \phi_{PN}) + (q \cdot N_A)^{-4}$(5)

では単位電荷量、sはシリコン薄膜の領では、 ◆・・・、 ◆・・・ はそれぞれP形、N形TFTのフェルミエネルギー、N。 N。はそれぞれチャネル領域における等価的なドナー密度、存在するドナーを改定した。 当該領域に存在するドナーをびアクセプタ不純物の密度とドナー及びアクセプタ不純物の密度とドナー及びアクセプタスが明める。 本知領域のシリコン薄膜の厚さを前記 Xァ = ・・ 及び

28

更に有効なものとするためのいくつかの手段について説明する。

まず、一番目に、本発明で使用する、アクティ ブマトリクスパネル内のパターンレイアウト上の 「工夫について述べる。第8図は、各棚能プロック のレイアウトを説明するための、アクティブマト リクスパネルの平面図である。齧像が正像として 形成される様にアクティブマトリクスパネル16 0を見て、天及び(又は)地の方向の周辺部にソ 一ス線ドライバー回路161(162)を形成 し、該ソース線ドライバー回路内で周辺から中心 に向かって順にシフトレジスタ163、パッファ - 164、ビデオ国号パス165、サンプルホー ルド回路166を配置する。また、左及び(又 は)右方向の周辺部にはゲート線ドライバー回路 167(170)を形成し、館ゲート超ドライバ 一内で周辺から中心向かって順にジフトレジスタ 168、パッファー169を配置する。前記ソー ス報ドライバー回路161(162)及びゲート 雄ドライバー回路167(170)に接する様に

特関平 1-289917(9)

アクティブマトリクスパネル160の中心部に画素マトリクス171を形成し、コーナ部には入出力端子172、173、174、175を配置する。信号の伝送は矢印176~180の方向に行なわれる。以上の様に各機能ブロックをレイアウトすることによって、限られたスペースを最も有効に活用することが可能となる。

3 1

に相補形TFTによるインバータを形成する例である。同図において、201、202はソース部のコンタクト形成用のスルーホール、203はゲート電極である。まず、第10図(m)の様に、208を境界として一つのシリコン薄膜の島にP形領域204とN形領域205とを設ける。次に、第10図(b)の様に、スルーホール206によってドレイン部のコンタクトを形成し、配輪207によってインバータの出力を取り出す。

5 はそれぞれ正常源用配線、負電源用配線、18 6~191はP形TFTのソース・ドレイン及び チャネル部を成すシリコン薄膜、192~195 はN形TFTのソース・ドレイン及びチャネル部 を成すシリコン薄膜であり、破線で囲まれた領域 196、197、198にドライバー回路の単位 セルが形成される。各TFTの素子分離は、同種 性、異種性にかかわらず、シリコン薄膜を島状に エッチングすることによって成されるため、例え ば、N形TFT用シリコン薄膜の島192とP形 TFT用シリコン潜族の島187との距離 a と、 P形TFT用シリコン薄膜の二つの島187と1 88との距離りとを略等しくすることが可能とな る。本発明は、この性質を積極的に利用し、P形 TFT用の島とN形TFTの島とを互いちがいに 配置することによって、単位セルが繰り返される 方向の集積度を高めている。

本発明は、更に集積度を高めるために、次の様な手段を併用する。第10回(a)、(b)は、正電源用配線199と負電源用配線200との間

3 2

状のノイズが重量される結果、アクティブマトリ クスパネルの画面にライン状の表示ムラが生ず る。本発明は、第11図(a)に示す様に、CL 用配線とCL用配線をツイスト配置することによ って上述のクロックノイズを低減させる。第11 図(a)はソース線ドライバー回路を示してお り、210~213はシフトレジスタの単位セ ル、214、215はサンプルホールド回路、2 16は画索マトリクス、217はビデオ信号パス である。218、219はそれぞれCL配線CL 配線であって、配線の略中央においてツイストさ れている。この様にすることによって、CL配線 及びビデオ信号バス間の平均距離と、CL配線及 びビデオ信号バス間の平均距離とが略等しくな り、その結果、CI配線とビデオ信号パスとの間 に付加する浮遊容量(Csi+Css)と、CL配線 とビデオ個号バスとの間に付加する浮遊容量 (Csa+ Cs4)とが略等しくなる。また、CLと Clとは第11図(b)に示される様に、一方の 立ち上がりタイミングと他方の立ち下がりタイミ

特闘平 1-289917(10)

ングが略一致する。以上の結果として、ビデオ信号に重要されるクロックノイズは大幅に経滅され、画面上にはきれいな表示が得られる。尚、CLとCLとのツイスト回数は複数でも差し支えない。

本発明を打ついたする工夫の三番目は、サン抗の地に対して直列に付加される。第12回に対して直列に付加される。第12回に対してある。第12回において、230において、230において、230において、230において、230において、230にはデアロ路、240は日子のは、340に日本のビデオを受け、230には日本のビデオを受け、230に日本のビデオを受け、230に日本のビデオを受け、250に日本のビデオを受け、250に日本のビデオを受け、250に日本のビデオを受け、250に日本のビデオを受け、250に日本のビデオを受け、250に日本ので、250に日本ので、250に日本ので、250に日本ので、250に日本ので、250に日本のでは、250に日本ので、250に日本ので、250に日本ので、250に日本ので、250に日本ので、250に日本のでは、250に日

3 5

駆動するのに十分とは言えない。この動作速度の 退さを補うため、本発明は第13図 (a) に例示 する回路構造と同図(b)に例示する駆動方法を 用いる。第13図(a)において、250はソー ス線ドライバー回路に含まれる第1のシフトレ ジスタであり、スタート信号DXとクロックCL × 1 及び C L × 1 が与えられ、出力信号 2 5 2 、 254、・・・ を出力する。また、251はソース 線駆動回路に含まれる第2のシフトレジスタであ り、スタート信号DXとクロックCL×2及び CL×2が与えられ、出力倡号253、255、 …を出力する。265はビデオ信号Vが与えられ るビデオ信号パス、256~259はサンプルホ ールド回路、261~264はソース線、260 は画素マトリクスである。前記ソース線ドライバ 一回路に入力される信号V、DX、CLx1、 CL×1、CL×2、CL×2及びシフトレジス タ250、251より出力される個母252~2 55を第13図(b)に示す。第13図(a)の ソース線ドライバー回路は2系列のシフトレジス

本発明を更に有効にする工夫の四番目は、TFTによるドライバー回路の動作速度の遅さを補う 邪動方法に関するものである。第5回に示される 様にTFTの性能は単結晶シリコンMOSPET の性能に比して劣るため、TFTよるシフトレジ スタの動作速度はアクティブマトリクスパネルを

3 8

夕250、251を具備しており、シフトレジ

スタ250、251はそれぞれ略90"位相の (CL×2) で駆動される。ソース線ドライバー 回路がN系列のシフトレジスタを具備する場合、 系験のクロックとその反転クロックで駆動され る。CL×1及びCL×2の周波数をまとすれ ば、出力信号 2 5 2 ~ 2 5 5 は 1 の時間間隔で 環次出力され、それぞれのエッジ266~269 でビデオ信号 V をサンプリングし、ソース組 2 6 1~264にホールドする。この結果、周波数ま のクロックで駆動されるシフトレジスタを用いて 周波数48のサンブリングを実現することが可能 となり、TFTによるシフトレジスタの動作速度 の遅さを補う有効な手段となる。前配ソース線ド ライバー回路が N 系列のシフトレジスタを具備す る場合、周波数1のクロックで駆動されるシフト

レジスタを用いて、周波数2Ntのサンブリング を実現することが可能である。

本発明を更に有効にする工夫の五番目は、ソー ス線及びゲート線ドライバー回路の各出力にテス ト手段を設けることである。第14図に具体例を 示す。同図において、280はソース線ドライバ - 回路に含まれるシフトレジスタ、281はビデ オ信号バス端子、282はサンプルホールド回 路、283はソース継ドライパーテスト回路、2 84、285はそれぞれテスト回路283の制御 端子、テスト信号出力端子、286はソース値で ある。すべてのソース線に283の様なテスト回 路が付加される。また、287はゲート編ドライ パー回路に含まれるシフトレジスタ、288はゲ ート級ドライバーテスト回路、289、290世 それぞれテスト信号入力端子、テスト信号出力端 子、291はゲート線、292は画素マトリクス である。すべてのゲート線に288の様なテスト 回路が付加される。前記テスト回路は以下の様に 動作する。ソース線ドライバー回路のテスト動作

3 9

(b) に本発明の画業構造の具体例を示す。 同図 (a) は等価回路、同図(b) は断面構造であ る。 目図 (a) において、300、301はそれ ぞれソース線、ゲート線、302は画業TFT、 303は液晶セル、304は対向電極端子であ り、305が本発明の特徴を成す金属酸化膜半導 体キャパシタ(以下、MOSキャパシタと略記す る。)、306が該M0Sキャパシタ305のゲ ート電極である。また、同図 (b) において、3 10及び324は透明な絶縁基板、311~31 5はシリコン薄膜層、316、317はゲート絶 **栽膜、318、319はゲート電極、320は層** 間絶縁膜、321はソース線を成す配線層、32 2 は 画素電極を成す透明導電膜層、323は透明 導電膜層を含む対向電極、325は液晶である。 326で示した部分に前記画業TFT302が形 成され、領域311、313がソース・ドレイン 部を、領域312がチャネル部を成す。327で 示した部分には前記MOSキャパシタ305が形 成され、領域313、315がソース・ドレイン 中、境子284の制御によりテスト回路283を オンさせておく。この状態で、ビデオ信号バス端 子281に所定のテスト信号を入力したうえで、 シフトレジスタ280を走査する。このとき、テ スト出力端子285に規格内の倡号が時系列で出 力されれば該ソース線ドライバー回路は「良」と 判定され、そうでなければ「不良」と判定され る。ゲート線ドライバー回路のテスト時、端子2 89に所定のテスト倡号を入力した状態でシフト レジスタ287を走査する。このとき、テスト出 力端子290に規格内の倡号が時系列で出力され れば該ゲート線ドライバー回路は「良」と判定さ れ、そうでなければ「不良」と判定される。以上 の様にすることによって、従来テストパターンを 表示したうえで目視にて行っていたアクティブマ トリクスパネルの検査を、電気的にしかも自動で

本発明を更に有効にする工夫の六番目は、製造プロセスを追加すること無しに、 画彙内に保持容量を作り込むことである。 第15回 (a)、

実施することが可能となる。

4 0

部を、領域314がチャネル部を成す。第15図 (b) から明らかな様に、MOSキャパシタ30 5 は画業TFT302と全く同一な断面構造を有 し、従って、MOSキャパシタ305を形成する ために特別な製造プロセスを追加する必要は無 い。ただし、MOSキャパシタ305を保持容量 として使用するためには、領域314にチャネル 即ち反転層が形成された状態を保つ必要がある。 この状態を保つために、前記MOSキャパシタ3 0 5 のゲート電板 3 0 6 には該M 0 S キャパシタ がオンする様な所定の電位を与えておく。所定の 電位とは、例えば、MOSキャパシタがN形の場 合には正電源電位、P形の場合には負電源電位が 適切である。ゲート絶粋膜は通常非常に薄く形成 されるため、以上の様にゲート絶縁膜を用いて保 持キャバシタを構成することによって、従来の様 な層間絶採膜を用いたものに比較して、単位面積 当り5~10倍の保持容量を得ることが可能とな り、保持容量を形成するための面積を節約する上 で大変有効である。このため、アクティブマトリ

クスパネルの胼口率を極めて高くすることが可能 となる。

本発明を更に有効にする工夫の最後は、ドライ パー回路を内蔵したアクティブマトリクスパネル の実装に関するものである。第16図 (a). (b) にその具体例を示す。同図(a)は断面構 造を示す図であり、330はTFTによる画彙マ トリクスとドライバー回路とが形成された透明基 板、331は対向電極が形成された透明基板、3 34はシール材、333は封入された液晶、33 5 は実装基板、340は実装基板335の開口 部、338は金、アルミ等の金属によるワイヤ、 339は保護部材である。実装基板335におい て、透明基板330が配置される部分に凹部33 6を設けることは、ワイヤ338による接続強度 を確保するうえで大変有効である。また、実装基 板の一部又は全部に遮光部材337を設け、透明 基板331又は透明基板330に画索マトリクス 部の周囲を取り囲む様な形状に帯状に遮光部材3 32を設けることは、アクティブマトリクスパネ

4 3

スの周辺に相補形TFTによるドライバー回路を 集積化する技術が確立され、小形、高精細、低消 黄電力でありかつ信頼性の高いアクティブマトリ クスパネルを安価に得られるようになった結果、 第17図に例示する様な構造のEVFが実現可能 となっている。第17図において、350は撮像 装置、352は記録装置、351はビデオ信号処 理回路で第子362には複合映像倡号が得られ る。353がEVFであり、該EVF353はク ロマ回路、同期制御回路、液晶パネル駆動信号形 成回路、電源回路、バックライト駆動回路を含む 駆動回路部354と、バックライト用光源356 と、拡散板357と、偏光板358及び360 と、本発明のアクティブマトリクスパネル359 と、レンズ361を具備して成る。以上の様にす ることによって、従来のCRT (Cathode Ray Tube) を用いたEVFになかった次の様な効果が もたらされる。

(1) カラーフィルターを備えたアクティブマトリクスパネルを使用することによって、画業ピッ

実施例の最後として、本発明の応用例を二つ挙 げて説明する。

応用例の一つは、本免明のアクティブマトリクスパネルを用いて構成される、ビデオカメラ等の電子ビューファインダー (Electric View Finder:以下、EVFと略記する)である。前述した様な多くの工夫を箱すことによって、画素マトリク

4 4

チが 5 0 μ m 以下の極めて高精細なカラー E V F が実現される。しかも低消費電力化も促進される。

(2) 極めて小形・含スペースでしかも極めて軽 量なEVFが実現される。

(3) EVFの形状の自由度が増大し、例えばフラットEVFの様な斬新な意匠が可能になる。

もう一つの応用例は、本発明のアクティブマト リクスパネルを液晶ライトパルブとして使用した 役写形カラー表示装置である。

第18回は、該投写型カラー表示装置の平面回である。ハロゲンランプ等の投写光源370から発した白色光は、放物ミラー371により集光域の熱線がカットされ、可視光のみがダイクロイックミラー373により、青色反射ダイクロイックミラー373により、青色光(おおむわ500〔nm〕以下の波長の光)を反射した青色光は、反射ミラー374により方向を変え、青色変調を

ライトパルプ378に入射する。

青色反射ダイクロイックミラー373を透過した光は、緑色反射ダイクロイックミラー375に入射し、緑色光(おおむわ500 [nm] から600 [nm] の間の被長の光)を反射し、その他の光である赤色光(おおむね600 [nm] 以上の波長の光)を透過する。反射した緑色光は、緑色変鋼液品ライトパルブ379に入射する。

緑色反射ダイクロイックミラー375を透過した赤色光は、反射ミラー376、377により方向を変え、赤色変調液品パルプ380に入射する。

青色光、緑色光、赤色光は、それぞれ、青、緑、赤の原色信号で駆動された、本発明のアクティブマトリクスパネルによる液晶ライトバルブ378、379、380によって変調された後、ダイクロイックプリズム383によって合成される。ダイクロイックプリズム383は、青反射面381と赤反射面382とが互いに直交するように構成されている。こうして合成されたカラー圏

4 7

【発明の効果】

前述の【課題を解決するための手段】並びに 【実施例】に対応させて本発明の効果を説明す

まず、本発明を有効なものとする四つの基本技術がもたらす効果について説明する。

第一に、画素マトリクス部と同一の透明基板上 に相補形TFTによるゲート線乃至ソース線のド ライパー回路を集積化することによって以下の効 果がもたらされる。

- (1)外付けドライバー集積回路を実装する限の接続ピッチによって、パネルの精和度が制限されることが無くなる。この結果、本発明を用いることによって、50μm以下の画素ピッチを有する液晶パネルが実現可能となる。
- (2) パネルを実装する実装基板の外形寸法が大幅に小形化され、本発明の液晶パネルを用いた表示装置の小形・薄形・軽量化が促進される。
- (3)ドライバー集積回路を外付けする工程が不 要となるため、本発明の液晶パネルを用いた姿示

像は、投写レンズ384によってスクリリーン上に拡大投写され表示される。以上の様にすることによって、従来のCRTによる投写管を用いた投写形カラー表示装置に無かった次の様な効果がもたらされる。

- (1) 液晶ライトパルプを、CRTに比してはるかに小形かつ高精細に形成することが出来るため 前記投写レンズ384に口径の小さいものを使用 することが許される。このため、投写形カラー表 示装置の小形化、軽量化、低コスト化が実現される。
- (2) 本発明のアクティブマトリクスパネルは高い関口事を育するため、小口径の投写レンズを用いても明るい表示を得ることが出来る。
- (3) CRTによる投写管と異なり、前記ダイクロイックミラー及びダイクロイックブリズムによって赤、緑、青それぞれのライトバルブの光軸を完全に一致させ得るため、三色のレジストレーションが大変良好となる。

以上で本発明の実施例の説明を終える。

4 8

装置の低コスト化が促進される。

- (4)ドライバー集積回路の外付けが不要となる ため、本発明の液晶パネルを用いた表示装置の値 類性が向上する。
- (5) 相補形TFTによってドライバー回路を形成することによって、液晶パネルが本来持っている低電力性との相乗効果が発揮され、表示装置全体の低電力化が実現される。これは、ビデオカメラのEVFや携帯形画像モニターへの応用を可能とするための重要な要素である。

第二に、相補形TFTを用い、尚且つ、シフトレジスタをスタティック形の回路構成とすることによって、低電力化のみならず動作電圧範囲及び動作周波数範囲を広げる効果をもたらす。TFTは第5回に示される様なオフ電流の高い特性を有し、更に、オフ電流の温度特性も大きい。この様なTFTの欠点はシフトレジスタをスタティック形構成とすることによって補われ、動作電圧範囲及び動作周波数範囲が拡大される。

第三に、相補形TFTの構造において、第1の

特開平 1-289917(14)

極性のTFTのソース・ドレイン領域に第1の極性の不純物を含み、第2の極性のTFTのソース・ドレイン領域に第1の極性の不純物とそれより高速度の第2の極性の不純物を含む構造を採用することによって、従来の片極性のTFTの製造工程に単に1回のホトエ程を追加することによって、安価に、画素マトリクスを含む相補形TFT 乗積回路が得られる。更に、特性の揃ったP形並びにN形TFTが得られる。

第四に、ドライバー回路を構成するTFTのゲート長を画案マトリクスを構成するTFTのそれよりも短かく形成することによって、ドライバー回路の動作速度を向上させ、尚且つ、各囲業における書込み、保持動作を最適状態に保つことが可能となる。

次に、本発明を更に有効なものとする七つの手 段がもたらす効果について説明する。

第一に、各機能プロックのパターンレイアウト を、第8図、第9図、第10図(a)、(b)の 様にすることによって、特にドライバー回路部の

5 1

ー回路内蔵アクティブマトリクスパネルが実現される。

第五に、第14図の様にドライバー回路の各出力にテスト回路を設けることによって、 従来テストパターンを表示した状態で目視にて行っていたアクティブマトリクスパネルの検査を、 電気的にしかも自動で実施することが可能となる。

第六に、各国業に第15図(a)、(b)の様な構造の保持容量を作り込むことによって、製造コストの上昇無しに、しかも、開口率をほとんど減少させること無しに、各画素における電荷の保持をより確実なものとすることが可能となる。

第七に、実装構造を、第16図(a)、(b)の様なものとすることによって、接続強度及び信頼性を向上させ得るのみならず、本発明のアクティブマトリクスパネルにバックライト装置を併用して透過形表示装置を構成する場合に画業マトリクス部周辺から不要光が洩れることを防止出来る。

最後に、本発明を特定の表示システムに応用す

5 3

集 棟度が高められ、画素ピッチという限定された ピッチ内にドライバー回路の単位セルを作り込む ことが可能になる。

第二に、ソース線ドライバー回路のクロック配線を第11図(a)の様に配置することによって、ビデオ信号に混入するクロックノイズを除去し、画面に生ずるライン状の表示ムラを視認不可能なレベルに抑圧することが可能となる。

第三に、第12図に示すサンブルホールド回路 に接続される抵抗を全ソース線に亘って均一化す ることによって、全ソース線への表示信号の書き 込みレベルを完全に均一にすることが可能とな り、ライン状の表示ムラが除去される。

第四に、ソース線ドライバー回路を、第13図(a)の様に構成し、同図(b)の様な方法で駆動することによって、周波数 f のクロックで駆動される N 系列のシフトレジスタを用いて周波数 2 N f でビデオ信号をサンプリングすることが可能となる。これによって、必ずしもオン電流の大きさが十分でないTFTを用いて高精細なドライバ

5 2

ることによって得られる効果について述べる。

第一に、本発明をピデオカメラのEVFに応用することによって、従来のCRTを用いたEVFに無かった以下の効果がもたらされる。

- (1) カラーフィルターを備えたアクティブマトリクスパネルを使用することによって、画業ピッチが50μm以下の極めて高精細なカラーEVFが実現される。しかも低消費電力化も促進される。
- (2) 複めて小形・省スペースでしかも極めて軽 量な E V F が実現される。
- (3) EVFの形状の自由度が増大し、例えばフラットEVFの様な斬新な意匠が可能になる。

第二に、本発明を投写形カラー表示装置に応用 することによって、従来のCRTを用いたものに 無かった以下の効果がもたらされる。

(1) 液晶ライトバルブを、CRTに比してはるかに小形かつ高精細に形成することが出来るため 役写レンズに口径の小さいものを使用することが 許される。このため、投写形カラー表示装置の小

特閱平 1-289917(15)

形化、軽量化、低コスト化が実現される。

(2) 本発明のアクティブマトリクスパネルは高い関口事を有するため、小口径の投写レンズを用いても明るい表示を得ることが出来る。

(3) CRTによる投写官と異なり、前記ダイクロイックミラー及びダイクロイックブリズムによって赤、緑、青それぞれのライトバルブの光軸を完全に一致させ得るため、三色のレジストレーションが大変良好となる。

4. 図面の簡単な説明

第1図は、本発明の実施例、即ち、周辺にドライバー回路を集積化したアクティブマトリクスパネルを示した図。

第2図(a)~(f)は、第1図におけるドライバー回路の詳細な構成例を示した図。

第3図(a)、(b)は、本発明のアクティブ マトリクスパネルの断面構造を例示した図。

第4図(a)~(d)は、本発明のアクティブ マトリクスパネルの製造方法を例示した図。

5 5

第16図(a)、(b)は、本発明を更に有効なものとする第七の手段を鋭明するための図。

第17回は、本発明の第一の応用例を示した図。

第18図は、本発明の第二の応用例を示した 図。

第19図は、従来技術を説明するための図。

以上

出職人 セイコーエブソン株式会社 代理人 弁理士 上 柳 雅 誉(他1名) 第5回は、本発明に関わるTFTの特性例を単結晶シリコンMOSFETのそれと比較して示した図。

第6図は、本明細書中におけるゲート長、ゲート幅の定義を示した図。 -

第7 図は、本明総書中における空乏階幅、シリコン薄膜の膜厚の定義を示した図。

第8図、第9図、第10図(a)、(b)は、本発明を更に有効なものとする第一の手段を説明するための図。

第11図(a)、(b)は、本発明を更に有効なものとする第二の手段を説明するための図。


第12図は、本発明を更に有効なものとする第 三の手段を説明するための図。


第13図(a)、(b)は、本発明を更に有効なものとする第四の手段を説明するための図。


第14図は、本発明を更に有効なものとする第 五の手段を説明するための図。

第15図(a)、(b)は、本発明を更に有効なものとする第六の手段を説明するための図。

5 6











第 3 図 (a)


第 3 図 い














第14図




第15図 (a)




第15 図 (1)




第16図 (a)



第16図(b)



第17図



第18図

第19図